Coeficientes de inmersión y k ultrabajos en chips de 45 nm

IBM y AMD han presentado la documentación que describe el uso de la litografía de inmersión, “el dieléctrico k ultrabajo de interconexión y múltiples técnicas de tensión de transistores mejoradas para la implantación de la generación de microprocesadores de 45 nm”, afirman los grupos.

Como explica Nick Kepler, vicepresidente de desarrollo de tecnología lógica de AMD, “la litografía de inmersión nos permitirá ofrecer una definición de diseño de microprocesadores y una consistencia de fabricación mejoradas, además de incrementar nuestra capacidad de ofrecer a nuestros clientes un producto sofisticado líder en el sector. Los dieléctricos K ultrabajo de interconexión ampliarán aún más el liderazgo que ejercemos en el sector en términos de rendimiento por vatio de los procesadores lo que redundará en el beneficio de todos nuestros clientes. Este anuncio es una prueba más del éxito conseguido por IBM y AMD en las labores conjuntas de investigación y desarrollo”.

La litografía de inmersión utiliza un líquido transparente para rellenar el hueco entre la lente de proyección del sistema litográfico de copia y repetición, y la oblea que contienen cientos de microprocesadores. Este avance en el proceso litográfico proporciona una mayor profundidad de enfoque y mejora la fidelidad de copiado para optimizar el rendimiento de los chips y la eficiencia de producción. De hecho, esta técnica de inmersión permitirá a AMD e IBM contar con ventajas de producción sobre aquellos competidores que no sean capaces de desarrollar procesos de inmersión litográfica a escala productiva para la introducción de microprocesadores de 45nm, aseguran los grupos.

Además, el uso de dieléctricos K ultrabajo porosos para reducir la capacidad de interconexión y el retardo de cableado es un paso clave a la hora de mejorar aún más el rendimiento de los microprocesadores reduciendo la disipación de potencia. Esta ventaja se ha obtenido gracias al desarrollo de un sistema de integración de procesamiento de dieléctricos K ultrabajos que reduce la constante dieléctrica del dieléctrico de interconexión conservando la resistencia mecánica. La utilización del dieléctrico K ultrabajo de interconexión supone una reducción del 15 por ciento en el retardo de cableado en comparación con los dieléctricos convencionales K bajo, añaden los fabricantes.

Como declara Gary Patton, vicepresidente de desarrollo tecnológico del Centro de Investigación y Desarrollo de Semiconductores de IBM, “la introducción de las técnicas de litografía de inmersión y de dieléctricos K ultrabajo de interconexión a 45nm es un ejemplo precoz del éxito obtenido en la transferencia de tecnología desde la labor de investigación en el Albany Nanotech Center a las instalaciones de producción de IBM, así como a la línea de producción de AMD. El éxito en la integración de tecnologías líderes con AMD y nuestros aliados demuestra la fortaleza de nuestro modelo de innovación a través de la colaboración”.